Порівняльний аналіз baseband-процесорів  для реалізації SDR-трансиверів

Максим Сергійович Голуб

doi:10.20535/2617-0965.2020.3.2.198599

Т. 3 · № 2 · 2020 чер 30, 2020 Електронні системи та сигнали

Порівняльний аналіз baseband-процесорів для реалізації SDR-трансиверів

МГ

Максим Сергійович Голуб Відповідальний Національний технічний університет України «Київський політехнічний інститут імені Ігоря Сікорського» Україна

Сторінки11-15 Опублікованочер 30, 2020 ЛіцензіяВідкритий доступ

pdf (англійська)

ТОМ 3 · № 2 · 2020 Переглянути випуск

Анотація

Проведено порівняльний аналіз обчислювальних засобів для їх подальшого використання у ролі baseband-процесору для трансивера типу Software Defined Radio. Встановлено, що для цієї ролі можна використати процесори загального користування у парі з графічними процесорами, що мають високу гнучкість у проектуванні, але низьку швидкодію та високе енергоспоживання. Використання спеціальних процесорів обробки сигналів надає перевагу у кращому енергоспоживанні, що надає можливість використовувати їх для швидкої розробки портативних трансиверів з достатньо низкою ціною. Для високопродуктивних трансиверів краще за все використовувати програмовані логічні інтегральні схеми, що за рахунок високого паралелізму надують суттєвий виграш у швидкодії. Запропонована власна архітектура трансивера з використанням системи-на-кристалі та радіочастотного трансивера для побудови гнучкої системи передачі інформації по безпровідному каналу зв’язку.

Ключові слова

#SDR-трансивер #процесори загального користування #графічні процесори #процесори обробки сигналів #FPGA

Посилання

“RF Agile Transceiver AD9361,” Analog Devices. p. 36, 2016, URL:http://www.analog.com/static/imported-files/data_sheets/AD9361.pdf.
A. Haghighat, “A review on essentials and technical challenges of software defined radio,” in MILCOM 2002. Proceedings, 2002, pp. 377–382, DOI: 10.1109/MILCOM.2002.1180471.
M. Galloy, “CPU vs GPU performance,” 2011. [Online]. Available:https://michaelgalloy.com/2013/06/11/cpu-vs-gpu-performance.html.
M. Vestias and H. Neto, “Trends of CPU, GPU and FPGA for high-performance computing,” in 2014 24th International Conference on Field Programmable Logic and Applications (FPL), 2014, pp. 1–6, DOI: 10.1109/FPL.2014.6927483.
K. Li, M. Wu, G. Wang, and J. R. Cavallaro, “A high performance GPU-based software-defined basestation,” in 2014 48th Asilomar Conference on Signals, Systems and Computers, 2014, pp. 2060–2064, DOI: 10.1109/ACSSC.2014.7094835.
S. A. Dyer and B. K. Harms, “Digital Signal Processing,” in Advances in Computers, Elsevier, 1993, pp. 59–117, URL: https://linkinghub.elsevier.com/retrieve/pii/S0065245808604039.
A. Gatherer, T. Stetzler, M. McMahan, and E. Auslander, “DSP-based architectures for mobile communications: past, present and future,” IEEE Commun. Mag., vol. 38, no. 1, pp. 84–90, 2000, DOI: 10.1109/35.815456.
D. Strenski, C. Kulkarni, J. Cappello, and P. Sundararajan, “Latest FPGAs Show Big Gains in Floating Point Performance.” [Online]. Available: https://www.hpcwire.com/2012/04/16/latest_fpgas_show_big_gains_in_floating_point_performance/.
S. Kestur, J. D. Davis, and O. Williams, “BLAS Comparison on FPGA, CPU and GPU,” in 2010 IEEE Computer Society Annual Symposium on VLSI, 2010, pp. 288–293, DOI: 10.1109/ISVLSI.2010.84.
K. Underwood, “FPGAs vs. CPUs: trends in peak floating-point performance,” in Proceeding of the 2004 ACM/SIGDA 12th international symposium on Field programmable gate arrays - FPGA ’04, 2004, p. 171, DOI: 10.1145/968280.968305.
“MATLAB HDL Coder Generate code from MATLAB code,” MATLAB. [Online]. Available: https://www.mathworks.com/products/hdl-coder.html.
“ZedBoardTM is a low-cost development board for the Xilinx Zynq®-7000 All Programmable SoC.” ZedBoard, URL: http://zedboard.org/sites/default/files/product_briefs/5066-PB-AES-Z7EV-7Z020-G-V3c %281%29_0.pdf.
“Library for interfacing with Linux IIO devices,” Analog Devices Iinc. Analog Devices Iinc, URL: https://github.com/analogdevicesinc/libiio.

Ліцензія

CCBY-NC 4.0

Creative Commons Із зазначенням авторства 4.0 Міжнародна

Ця робота має відкриту ліцензію: вільно поширюйте та адаптуйте її, посилаючись на авторів і журнал. Умови ліцензії ↗

Попередня у випуску Формування акустичного поля у хвилеводі сферичним джерелом звуку Наступна у випуску Розробка нового підходу проектування інтегральних сенсорів струму

§ 06 — Пов'язані

Схожі статті в цьому журналі

Пов'язані рецензовані дослідження, опубліковані в цьому журналі.

Усі випуски

Електронний помічник для людини з вадами зору

Андрій Андрійович Пахомов, Роман Петрович Саган

Для людей із серйозними вадами зору запропоновано систему, яка допомагає виявляти перешкоди та викликати допомогу в екстреній ситуації. Система побудована на основі…

#мікроконтролер #GPS-модуль #GSM-модуль #оптичний сенсор

с. 227781-1 - 227781-4

10.20535/2617-0965.eae.227781

Застосування 3D-моделювання в медицині при підготовці до 3D-друку

Наталія Юріївна Оникієнко

Визначено основну функцію 3D-моделювання при підготовці до 3D-друку в процесі створення медичних моделей, яка полягає у вдосконаленні 3D-сітки моделі за рахунок…

#3D-моделювання #3D-друк #медичні 3D-моделі #програмне забезпечення

с. 227387-1 - 227387-5

10.20535/2617-0965.eae.227387

Застосування оракульного концептування при програмуванні дизайну електронних мікросхем

Максим Олегович Зилевіч

У роботі запропоновано розширення принципів адаптивного середовища програмування на основі дослідження інтерсуб’єктивної парадигми шляхом розв’язання програмістських…

#метод #синтез #інтерсуб’єктивна парадигма #оракул

с. 227740-1 - 227740-5

10.20535/2617-0965.eae.227740

Схожі статті

Богдан Олександрович Максимович, Концепт стереоресиверу , Електронна та Акустична Інженерія: Том 2 № 2 (2019)
Владислав Віталійович Шевчук, Тетяна Василівна Шикота, Дослідження глобальної системи місця розташування GPS та розробка алгоритму обробки даних з приймача сигналів навігаційних супутників , Електронна та Акустична Інженерія: Том 2 № 2 (2019)
Максим Денисович Алдохін, Логічний аналізатор сигналів на ПЛІС , Електронна та Акустична Інженерія: Том 3 № 4 (2020)
Максим Олегович Зилевіч, Застосування оракульного концептування при програмуванні дизайну електронних мікросхем , Електронна та Акустична Інженерія: Том 4 № 1 (2021)
Інна Андріївна Шевченко, Вибір апаратної частини інтерактивної системи навчання грі на гітарі , Електронна та Акустична Інженерія: Том 2 № 3 (2019)
Богдан Олександрович Максимович, Розумні окуляри на основі SoC QCC5124 , Електронна та Акустична Інженерія: Том 3 № 3 (2020)
Денис Олександрович Волосян, Програмні засоби оброблення інформації для Інтернету речей , Електронна та Акустична Інженерія: Том 2 № 4 (2019)
Анастасія В. Байдюк, Запобігання поширенню коронавірусу за допомогою технології радіочастотної ідентифікації , Електронна та Акустична Інженерія: Том 4 № 3 (2021)
Максим Сергійович Шапарець, Дослідження технічних особливостей RFID- системи на основі Arduino , Електронна та Акустична Інженерія: Том 2 № 3 (2019)
Роман О. Ярошенко, Система візуалізації музичної інформації , Електронна та Акустична Інженерія: Том 4 № 4 (2021)

1-10 з 60 Наступне

Ви також можете розпочати розширений пошук схожих статей для цієї статті.

[1] “RF Agile Transceiver AD9361,” Analog Devices. p. 36, 2016, URL:http://www.analog.com/static/imported-files/data_sheets/AD9361.pdf.

[2] A. Haghighat, “A review on essentials and technical challenges of software defined radio,” in MILCOM 2002. Proceedings, 2002, pp. 377–382, DOI: 10.1109/MILCOM.2002.1180471.

[3] M. Galloy, “CPU vs GPU performance,” 2011. [Online]. Available:https://michaelgalloy.com/2013/06/11/cpu-vs-gpu-performance.html.

[4] M. Vestias and H. Neto, “Trends of CPU, GPU and FPGA for high-performance computing,” in 2014 24th International Conference on Field Programmable Logic and Applications (FPL), 2014, pp. 1–6, DOI: 10.1109/FPL.2014.6927483.

[5] K. Li, M. Wu, G. Wang, and J. R. Cavallaro, “A high performance GPU-based software-defined basestation,” in 2014 48th Asilomar Conference on Signals, Systems and Computers, 2014, pp. 2060–2064, DOI: 10.1109/ACSSC.2014.7094835.

[6] S. A. Dyer and B. K. Harms, “Digital Signal Processing,” in Advances in Computers, Elsevier, 1993, pp. 59–117, URL: https://linkinghub.elsevier.com/retrieve/pii/S0065245808604039.

[7] A. Gatherer, T. Stetzler, M. McMahan, and E. Auslander, “DSP-based architectures for mobile communications: past, present and future,” IEEE Commun. Mag., vol. 38, no. 1, pp. 84–90, 2000, DOI: 10.1109/35.815456.

[8] D. Strenski, C. Kulkarni, J. Cappello, and P. Sundararajan, “Latest FPGAs Show Big Gains in Floating Point Performance.” [Online]. Available: https://www.hpcwire.com/2012/04/16/latest_fpgas_show_big_gains_in_floating_point_performance/.

[9] S. Kestur, J. D. Davis, and O. Williams, “BLAS Comparison on FPGA, CPU and GPU,” in 2010 IEEE Computer Society Annual Symposium on VLSI, 2010, pp. 288–293, DOI: 10.1109/ISVLSI.2010.84.

[10] K. Underwood, “FPGAs vs. CPUs: trends in peak floating-point performance,” in Proceeding of the 2004 ACM/SIGDA 12th international symposium on Field programmable gate arrays - FPGA ’04, 2004, p. 171, DOI: 10.1145/968280.968305.

[11] “MATLAB HDL Coder Generate code from MATLAB code,” MATLAB. [Online]. Available: https://www.mathworks.com/products/hdl-coder.html.

[12] “ZedBoardTM is a low-cost development board for the Xilinx Zynq®-7000 All Programmable SoC.” ZedBoard, URL: http://zedboard.org/sites/default/files/product_briefs/5066-PB-AES-Z7EV-7Z020-G-V3c %281%29_0.pdf.

[13] “Library for interfacing with Linux IIO devices,” Analog Devices Iinc. Analog Devices Iinc, URL: https://github.com/analogdevicesinc/libiio.